The Signal Integrity Company
1427 Royal Ann Ct.
San Jose, CA 95129
ph: 408-597-7188
info
TRLカリブレーションを行う場合、AtaiTecの特許申請中であるsitu de-embedding (ISD)技術が最も効果的であり、お勧めです。 TRLカリブレーションボード上にある7つ以上のテストクーポンと比較すると、ISDは1トレースのみを使用します。 TRLの場合は、カリブレーションボードとDUTテストフィクスチャが同一の特性インピーダンスである必要があり、これを達成することはほとんど不可能です。また、TRLは鉛トレース間の結合を取り除くことができません。その結果、TRLカリブレーション後のDUTのSパラメータは、ほぼ常に非因果で、シミュレーションと相関することが難しくなります。
ISDは非常に簡単な手順で、これら全ての問題に対処いたします:(a)テストクーポンのトレースを介して測定(同一ではないが、類似の必要があり、DUTのテストフィクスチャとしての動作)(b)DUT+テストフィクスチャの測定、(c)ISDのソフトウェアの実行。
SMAとリードイントレースは、4ポートVNA測定のDUT+テストフィクスチャからまったく同じ差動インピーダンスとディエンべディッドされます。下記に表示されているタイムドメインの差動インピーダンスプロファイルをご覧ください。

TRL後の非因果反応は、TRLカリブレーションボードと実際のDUTのテストフィクスチャ間のインピーダンス変動に起因しており、下記の図が明確に表しています。 ISDは因果関係のエラーがでることはありません。リターンロスにも大きな違いがあります。


ISDはTRLやベアボードエンベディングに比べ、正確で動作がシンプルであり、なお且つ安価です。
SMAs、基板材料、そしてVNA測定時間の節約法をご存知ですか?弊社のソフト”In Situ De-Embedding (ISD) “を実際にお試しください。
無料トライアル
弊社宛にタッチストーンファイルを2ファイルお送りください。一つはスルートレース用、もう一つはDUT +テストフィクスチャ用です。抽出したDUTタッチストーンファイルをお送りします。
Copyright 2013 AtaiTec Corp.. All rights reserved.
1427 Royal Ann Ct.
San Jose, CA 95129
ph: 408-597-7188
info